東京高等裁判所 平成６年（行ケ）１２８号 判決 1997年3月11日
フランス国
９２８００・ピュトープラスカルポー、１ トウール・ブル（番地なし）
原告
ブル・エス・アー
同代表者
ミシエル・コロンブ
同訴訟代理人弁理士
川口義雄
同
中村至
同
船山武
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官 荒井寿光
同指定代理人
内藤照雄
同
高松猛
同
及川泰嘉
同
小池隆
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告のための附加期間を９０日と定める。
事実
第１ 当事者の求めた裁判
１ 原告
「特許庁が平成４年審判第１７２９７号事件について平成６年１月５日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
２ 被告
主文第１、２項と同旨の判決
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和５５年７月２日、名称を「携帯可能なデータ担体」とする発明（以下「本願発明」という。）につき、フランス国における１９７９年７月２日付け特許出願に基づく優先権を主張して、追加の特許出願として特許出願（昭和５５年特許願第８９２８９号）をし、昭和６３年１０月１２日、特許法４５条１項の規定による特許出願（昭和６３年特許願第２５６９１０号）をし、平成２年９月２７日特許出願公告（平成２年特許出願公告第４３２２２号）されたが、特許異議の申立てがあり、平成４年３月３１日特許異議の申立ては理由がある旨の決定とともに拒絶査定を受けたので、同年９月１１日審判を請求した。特許庁は、この請求を平成４年審判第１７２９７号事件として審理した結果、平成６年１月５日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年２月９日原告に送達された。
２ 本願発明の要旨
データを記憶し、処理するための携帯可能なデータ担体であって、可能化キーによってアクセスが保護される不揮発性メモリと、電気的書換え可能なリード・オンリー・メモリ型のメモリ要素と、少なくとも前記保護されたメモリにおける読出し、書込みのための内部的な第１要素及び外部データを受信するための内部的な第２要素を含んでいるマイクロプロセッサとを備えており、前記メモリ要素は、伝送された可能化キーが正しいときにアクセス符号を記憶するための第１部分と前記可能化キーが正しくないときにエラー符号を記憶するための第２部分を含んでおり、前記内部的な第１要素は、外部装置から前記データ担体に受信された可能化キーをチェックするための手段と、或る可能化キーを前記データ担体に伝送することによりアクセスの試行がなされるごとに、少なくとも１つの符号を前記メモリ要素に記憶するための手段と、その記憶に先立って前記メモリ要素の該当部分を消去するための手段と、前記記憶操作が実行されたことをチェックするための手段とを含んでいることを特徴とするデータを記憶し、処理するための携帯可能なデータ担体。
３ 審決の理由の要点
(1) 本願発明の要旨は、前項記載のとおりである。
(2) これに対して、特開昭５４－４６４４７号公報（本訴における甲第３号証。以下「引用例」という。）には、「少なくとも１のプログラム可能な読出し専用メモリと組合わされたマイクロプロセッサを有し、該マイクロプロセッサは、データ担体のプログラム可能な読出し専用メモリの諸部分に読出しおよび書込みを行うための要素と、該プログラム可能な読出し専用メモリに書込まれたり該メモリから読出されたりするデータを伝送したり受信するための要素とを備えてることを特徴とするデータを記憶し処理するための携帯可能なデータ担体。」（特許請求の範囲第１項）が記載されており、更に、この携帯可能なデータ担体について次の各事項が図面と共に記載されている。
(A) 「ＬＰ≠１、１である場合には読出しは保護され、部分１および２を読取るのにはキーが要求される。」（甲第３号証５頁左上欄１８行ないし２０行）
(B) 「適用メモリは、識別メモリと貸借メモリとから構成される。識別メモリのデータは、部分０および部分２に分けられる。部分０においては識別メモリは本質的に誤りメモリ及びアクセスメモリから構成される。誤りメモリは、データ担体が間違ったキーで用いられる度ごとに誤りビットを記憶する。誤りビットはアクセスＡＤＥから出発して、逐次大きくなるアドレスに記憶される。溢れ領域ＤＥＢＥが書込まれるとデータ担体は無効にされる。
アクセスメモリは、データ担体の読取りが保護されている場合（ＬＰ≠１、１）のみ存在する。そしてこれが銀行業務に用いる場合の大多数の例である。正しいキーによる各読取り動作において、マイクロプロセッサはアクセスビットを逐次書込む。アクセスビットは、アドレスＡＤＡから書込まれる。」（同５頁左下欄１行ないし１７行）
(C) 「読出しが保護されている場合には「ＣＯＤＯＰ」およびＬＰビットに行なわれる試験は一致しなければならず。従がってこの場合にはステップ５０５でキーを得る必要がある。二つのキーが必要とされるような事例では、ＣＯＤＯＰコードの内容で読取り動作が行なわれる時に用いなければならないキーの型が特定される。Ｉ／Ｏ線路から受けられたキーはそこで識別メモリに記憶されている２つのキーのうちの１つと比較される。一致が生じれば伝送されたキーは正しいと判定され、従がってビットがアクセスメモリに記憶される（ステップ５０７）。このビットの書込みに対するチェックがそれに続いてステップ５０８で行なわれる。・・・Ｉ／Ｏ線路から受けたキーがステップ５０６で正しくないと判定された場合には、誤りビットが誤りメモリに記憶される（ステップ５１４）。」（同７頁左下欄１０行ないし右下欄１６行）
以上のことから、引用例には、次の発明が記載されているものと認められる。
データを記憶し、処理するための携帯可能なデータ担体であって、読出しが保護されている場合にキーが要求されるプログラム可能な読出し専用メモリと、電気的に書込みはできるが書換えはできないリード・オンリー・メモリー型のメモリ要素と、プログラム可能な読出し専用メモリの諸部分に読出しおよび書込みを行うための要素およびデータを伝送したり受信するための要素を含んでいるマイクロプロセッサを備えており、
前記メモリ要素は、伝送されたキーが正しいときにアクセスビットを記憶するためのアクセスメモリと前記キーが正しくないときに誤りビットを記憶するための誤りメモリを含んでおり、前記マイクロプロセッサは、外部から前記データ担体に受信されたキーをチェックするための手段と、あるキーを前記データ担体に伝送することにより前記キーのチェックを行うごとに、アクセスビット又は誤りビットを前記メモリ要素に記憶するための手段と、アクセスビットの書込みをチェックする手段とを含んでいることを特徴とするデータを記憶し、処理するための携帯可能なデータ担体。
(3) そこで、本願発明と引用例に記載された発明とを比較すると、次のとおり対応する。
本願発明 引用例に記載された発明
可能化キー キー
不揮発性メモリ プログラム可能な読出し専用メモリ
内部的な第１要素 読出しおよび書込みを行う要素
内部的な第２要素 データを伝送したり受信するための要素
アクセス符号 アクセスビット
エラー符号 誤りビット
第１部分 アクセスメモリ
第２部分 誤りメモリ
記憶操作が実行され 書込み
たこと
また、「可能化キーによってアクセスが保護される」ことと「読出しが保護されている場合にキーが要求される」ことは同意義であり、更に、キーのチェックはアクセスの許諾を決定するために行うものであるから「アクセスの試行がなされる」ことと「キーのチェックを行う」こととは同等のものと認められる。従って、両者は、データを記憶し、処理するための携帯可能なデータ担体であって、可能化キーによってアクセスが保護される不揮発性メモリと、ＰＲＯＭ型のメモリ要素と、不揮発性メモリに読出しおよび書込みを行うための内部的な第１要素およびデータを受信するための内部的な第２要素を含んでいるマイクロプロセッサを備えており、
前記メモリ要素は、伝送された可能化キーが正しいときにアクセス符号を記憶するための第１部分と前記可能化キーが正しくないときにエラー符号を記憶するための第２部分を含んでおり、前記マイクロプロセッサは、外部から前記データ担体に受信された可能化キーをチェックするための手段と、ある可能化キーを前記データ担体に伝送することにより前記可能化キーの試行がなされるごとに、アクセス符号又はエラー符号の１つの符号を前記メモリ要素に記憶するための手段と、アクセス符号の記憶操作が実行されたことをチェックする手段とを含んでいることを特徴とするデータを記憶し、処理するための携帯可能なデータ担体、で一致し、ただ、
<１> 第１部分および第２部分を含むメモリ要素が、本願発明では、電気的書換え可能なリード・オンリー・メモリ型のメモリであるのに対し、引用例に記載された発明では、電気的に書込みはできるが書換えはできないリード・オンリー・メモリ型のメモリである点、
<２> 本願発明では、メモリ要素への記憶に先立ってメモリ要素の該当部分の消去を行うものであるのに対し、引用例に記載された発明では、メモリ要素の消去を行うものではない点、
<３> 本願発明では、記憶操作が実行されたことをチェックするものであるのに対し、引用例に記載された発明では、アクセス符号の記憶操作の実行についてはチェックするがエラー符号の記憶操作の実行についてはチェックするものではない点、
で相違している。
(4) 上記相違点について検討する。
<１> 相違点<１>について
ＰＲＯＭには、一度データ書込みを行うと以降の書換えができないものやデータの書込みと消去が電気的になし得るものがあることは周知である。また、周知の文献（エレクトロニクス、昭和５２年３月号、オーム社発行、２４１頁ないし２４８頁。以下「本件文献」という。）には、マイクロコンピュータ用の８ｋビットＥＥＰＲＯＭの開発背景として、(a)ＰＲＯＭがマイクロコンピュータと組み合わせ使用されることにより、ＰＲＯＭの重要性が認識されたこと、(b)マイクロコンピュータ用のＰＲＯＭとして電気的に消去書込みができるＥＥＰＲＯＭが将来の不揮発性メモリとして可能性も高く理想的であること、が示されている。上記の周知の技術事項に鑑みれば、第１部分および第２部分を含むメモリ要素として消去書換えのできないＰＲＯＭの代わりに電気的書換え可能なＲＯＭを採用することは当業者が容易になし得ることにすぎないものと認められる。従って、この点の相違を格別のものというこはできない。
<２> 相違点<２>について
(a) 本件文献によれば、ＥＥＰＲＯＭではメモリアレイにプログラムを行うには、全ビットを一斉に消去し、論理’０’とし、次に、書込みを行いたいビットを選択して論理’１’の書込みを行うと、書込まれなかったビットは論理’０’のままであり、希望するＲＯＭパターンがＰＲＯＭに記憶されることが示されている。
(b) このようにＥＥＰＲＯＭでは書換えを行うには消去－書込みのシーケンスをとることが一般的であるから、書込みに先立って書換えたい部分の消去を行うことはＥＥＰＲＯＭを使用する際のごく普通の手順にすぎず、この点の相違を格別のものと認めることはできない。
<３> 相違点<３>について
(a) 本件文献には、ＥＥＰＲＯＭでは消去書込みの繰り返しが多くなると消去又は書込みレベルが浅くなる点が指摘され、使用者は書き直す度にこのレベルをチェックすれば確実なＲＯＭ動作が期待できることが示唆されている。
(b) 従って、引用例に記載された発明ではアクセス符号の記憶操作の実行についてはチェックをしているがエラー符号の記憶操作の実行についてはチェックをしていないが、ＥＥＰＲＯＭを使用するメモリ要素においてはその第１部分および第２部分のどちらの領域の記憶操作の実行についてもチェックを行うようにすることは必要に応じて任意に為し得ることと認められ、この点の相違を格別のものということはできない。
<４> なお、請求人（原告）は、審判請求書において、本願発明の構成により「メモリ要素の予備消去により、各読取りに際しほぼ無制限にこのゾーンを再使用することができる。」という効果を主張しているが、請求人の主張する効果はＥＥＰＲＯＭが単体として本来的に持っている機能に基づくものにすぎないから、請求人の主張は採用することはできない。
<５> 以上のように、上記各相違点は格別のものとは認められず、それらを総合的に判断しても、本願発明が格別の効果を奏するものとも認められない。
(5) 従って、本願発明は、引用例に記載された発明および周知の技術的事項に基づいて当業者が容易に発明することができたものと認められるから、特許法２９条２項の規定により特許を受けることができない。
４ 審決の取消事由
審決の理由の要点(1)ないし(3)は認める。
同(4)<１>は認める。同(4)<２>のうち、(a)のうち、本件文献に審決主張のとおりの記載があることは認め、その記載が周知であることは争い、(b)は争う。同(4)<３>のうち、(a)のうち、本件文献に審決主張のとおりの記載又は示唆があることは認め、それが周知であることは争い、(b)は争う。同(4)<４>、<５>は争う。
同(5)は争う。
審決は、相違点<２>、<３>についての判断及び効果についての判断を誤ったため、進歩性の判断を誤り、かつ、拒絶理由通知を行うべきであったのにこれを行わなかった手続上の違法があるから、取り消されるべきである。
(1) 取消事由１（相違点<２>についての判断の誤り）
審決は、「このようにＥＥＰＲＯＭでは書換えを行うには消去－書込みのシーケンスをとることが一般的であるから、書込みに先立って書換えたい部分の消去を行うことはＥＥＰＲＯＭを使用する際のごく普通の手順にすぎ」ない旨判断するが、誤りである。
本件文献には、全ビットの一斉消去が記載されているにすぎない。これに対し、本願発明における消去は、第２図及び第３図（別紙図面参照）の実施例からも明らかなように、該当部分を消去することに意味があり、全部消去ではその動作を全うすることができないから、本件文献の記載から、本願発明における部分消去が普通の手順にすぎないと解することはできない。すなわち、本願発明の要旨にいう「メモリ要素の該当部分を消去するための手段」は、(a)アクセスメモリ又はエラーメモリの予備消去により、無制限に消去したゾーンを再使用する、(b)少なくともエラー回数を最終的に保存する、(c)動作の対称性を確保する、という機能を実現するために構成されるものである。機能(a)の予備消去は、「メモリ要素の該当部分を消去するための手段」が「メモリ要素の該当部分」を消去することによって実現される。ここで、「メモリ要素の該当部分」とは、第２図の実施の形態においては、本願発明の要旨にいう「アクセス符号を記憶するための第１部分」、すなわち、アクセスメモリである。機能(b)も、第２図の実施の形態においては、「メモリ要素の該当部分を消去するための手段」が「メモリ要素の該当部分」、すなわちアクセスメモリを消去することによって実現される。該当部分ではない「エラー符号を記憶するための第２部分」、すなわち、エラーメモリは、消去されずに保管され、「正しくないアクセスについては、その痕跡が消されることなく記録される」。機能(c)は、エラーメモリの消去のステップを含む、第２図及び第３図のフローチャートのステップが対称性を有するようにすることによって実現される。特に第２図においては、ステップ１００のアクセスメモリの消去が、動作の対称性を確保するためにステップ１０１のチェックの前に行われること、並びにエラーメモリ及びアクセスメモリ双方への書込みのチェックを行うことによって、動作の対称性が確保される。
相違点<２>として把握された本願発明の構成は、上記の技術的課題を達成するために採用されたものであり、被告主張の周知の技術的事項には、上記の技術的課題を示唆するものは何ら含まれていない。
したがって、審決の相違点<２>についての判断は誤りである。
(2) 取消事由２（相違点<３>についての判断の誤り）
審決は、「ＥＥＰＲＯＭを使用するメモリ要素においてはその第１部分および第２部分のどちらの領域の記憶操作の実行についてもチェックを行うようにすることは必要に応じて任意に為し得ることと認められ」ると判断するが、誤りである。
本願発明や引用例の装置のような携帯可能な担体においては、メモリ容量などの限られた資源によって、どうような機能を実現するかは、重要な取捨選択課題である。
本願発明の構成は、(a)実際に一つのビットがエラーメモリ又はアクセスメモリのいずれかに書き込まれたか否かをチェックし、いかなる書込み動作も行われなかった場合にエラーを検出する、(b)動作の対称性を確保する、との機能を同時に実現することを目的として構成されたものである。すなわち、本願発明は、誤りの数を記録し、かつ可能化キーのチェック時の動作に対称性を持たせることにより盗用防止を図るという利点を損なうことなく、一連の動作の対称性を確保しつつ記憶操作の確実性を増すという技術的課題を達成するために、上記相違点<３>として把握された本願発明の構成を採用したものである。
また、第３図（別紙図面参照）の実施例においては、ステップ１１１においてエラーメモリの消去が既に行われているので、引用例の場合のように、エラービットによって表されたエラー回数を単にチェックするだけではなく、１単位増分されたレジスタの内容がエラーメモリヘ確実に書き込まれたことを確認する必要がある。すなわち、この場合に第３図のステップ１１３においてエラー符号の記憶操作についてもチェックを行うことは必須の事項である。
しかも、本願発明では、アクセス符号及びエラー符号の両者の記憶操作のチェックを行うものであるから、記憶操作の確実性が増し、盗用防止の効果を更に奏することができる。
したがって、審決の相違点<３>についての判断は誤りである。
(3) 取消事由３（効果についての判断の誤り）
審決は、「本願発明が格別の効果を奏するものとも認められない」、「本願発明の構成により「メモリ要素の予備消去により、各読取りに際しほぼ無制限にこのゾーンを再使用することができる。」という効果・・・はＥＥＰＲＯＭが単体として本来的に持っている機能に基づくものにすぎない」と判断するが、誤りである。
本願発明によると、(a)アクセスメモリ又はエラーメモリを再使用する、(b)少なくともエラー回数を最終的に保存しながら、(c)動作の対称性を確保する点において、引用例に記載された発明から期待され得ない効果を有する。
さらに、エラー符号の記憶操作の実行についてのチェックまでも行うことによって、より安全、確実な処理を行うことができるという効果もある。
これらの効果は、本願発明の特有の構成によって実現されるものであり、本願発明のこのような特有な効果を、ＥＥＰＲＯＭが単体として本来的に持っている機能に基づくものにすぎないとする被告の主張は、失当である。
したがって、審決の効果についての判断は誤りである。
(4) 取消事由４（手続上の違法）
<１> 審決の理由の要点(4)<２>(a)、<３>(a)に示された事項は、進歩性判断に関係する事項であるから、審決に先立って拒絶理由通知で原告に示されるべきである。
しかるに、これらの事項は、原告に拒絶理由通知で告知されていない。
<２> また、被告は、相違点<２>として把握された本願発明の構成の技術的課題について判断するところがないから、特許庁における手続において、上記の技術的課題について、原告に意見を述べる機会を与えていない。また、被告は、相違点<３>として把握された本願発明の技術的課題の一部である動作の対称性について言及しているが、審決に至る特許庁における手続においては、この点について何ら言及していない。したがって、この点について、原告に意見を述べる機会は与えられていない。
<３> したがって、審決には、特許法１５９条２項、５０条の規定に違反する違法がある。
第３ 請求の原因に対する認否及び反論
１ 請求の原因１ないし３は認める。同４は争う。審決の認定、判断は正当であって、手続にも違法はないから、原告主張の誤りはない。
２ 反論
(1) 取消事由１（相違点<２>についての判断）について
本件文献は、単に「ＥＥＰＲＯＭで書込みを行うには消去－書込みのシーケンスをとることが一般的である」という点を証明するものである。そして、語単位の書換えができるＥＥＰＲＯＭ自体は周知のものであるから（たとえば乙第３号証８２頁中欄参照）、ＥＥＰＲＯＭを使用する際に、書込みに先立って書換えたい部分の消去を行うことは、当業者が容易になし得たことと認められる。
なお、相違点<２>は、メモリ要素の消去する部分の選択にあるのではなく、書込みに際しての手順にある。
原告は、本願発明の要旨に記載された構成は、(a)アクセスメモリ又はエラーメモリの予備消去により、無制限に消去したゾーンを再使用する、(b)少なくともエラー回数を最終的に保存する、(c)動作の対称性を確保する、機能を同時に実現することを目的として構成された旨主張するが、本願明細書には、「メモリ要素の該当部分を消去するための手段」が上記(a)ないし(c)の機能を実現することを目的としたものである旨の記載はない。しかも、「メモリ要素の該当部分を消去するための手段」は、本願発明の要旨に記載されるように、「その記憶に先立って」すなわち「或る可能化キーを前記データ担体に伝送することによりアクセスの試行がなされるごとに、少なくとも１つの符号を前記メモリ要素に記憶するための手段」によってなされる記憶に先立って動作するものであるから、「メモリ要素の、アクセスの試行がなされるごとに記憶される符号を記憶する部分を消去するための手段」であって、ＥＥＰＲＯＭの普通の使用に際して必要となる機能を実現するために設けられたものと解するのが相当である。
(2) 取消事由２（相違点<３>についての判断）について
本願発明も引用例に記載された発明も、可能化キーのチェック時の動作に対称性を持たせることにより、盗用防止の効果を奏するものであるから、可能化キーのチェック時の記憶操作だけでなく、記憶操作の実行のチェックについても対称性を持たせることは、当業者が容易になし得たことと認められる。
原告は、審決は、双方のメモリの書込みをチェックした上で、双方とも書込みが行われなかった場合にエラーを行うという、本願発明の構成を看過したものである旨主張する。しかしながら、上記の点は、特許請求の範囲に記載されておらず、発明の詳細な説明にもその旨の記載を見いだせない。
(3) 取消事由３（効果についての判断）について
作業用メモリが満杯にならない限り、回数制限なく読み取りアクセスを保護できるという効果は、ＥＥＰＲＯＭの採用によって当然得られる効果であり、また、より、安全、確実な処理を行うことができるいう効果は、エラー符号の記憶操作についてのチェックまでも行うことにより当然得られる効果である。
さらに、盗用防止が計られるという効果は、マイクロプロセッサのみがメモリアクセス可能であるという構成に基づくものであり、引用例に記載された発明が当然有している効果にすぎない。
(4) 取消事由４（手続上の違法）について
<１> 審決が審法の理由の要点(4)<２>(a)で示した事項が周知の事項であることは、乙第３号証（８８頁左欄）に記載されているように明らかである。
審決が審決の理由の要点(4)<３>(a)で示した事項が周知の事項であることは、乙第３号証（８８頁左欄及び９０頁右上欄）に記載されているように明らかである。
<２> また、原告は、本願発明の技術的課題等について特許庁の手続において原告に意見を述べる機会を与えていないから、その手続は特許法１５９条２項、５０条に違反する旨主張するが、特許法２９条２項の規定は、必ず発明の技術的課題について判断すべきとしているものではなく、発明の技術的課題は、「出願にかかる発明が容易に発明をすることができたものである」とする理由において、必要に応じて触れれば足りるものであるから、特許庁における審決に至る手続において、そのような意見を述べる旨の通知をしなかったとしても不当ということはできない。
しかも、原告の主張する技術的課題は、いずれも本願発明の技術的課題とすることはできないものである。
第４ 証拠
証拠関係は、本件記録中の書証目録記載のとおりであって、書証の成立はいずれも当事者間に争いがない。
理由
１ 請求の原因１（特許庁における手続の経緯）、同２（本願発明の要旨）及び同３（審決の理由の要点）については、当事者間に争いがない。
そして、審決の理由の要点(2)（引用例の記載事項の認定）、同(3)（一致点、相違点の認定）及び同(4)<１>（相違点<１>についての判断）は、当事者間に争いがない。
２ 原告主張の取消事由の当否について検討する。
(1) 取消事由１（相違点<２>についての判断の誤り）について
<１>審決の理由の要点(4)<２>(a)のうち、本件文献に審決主張のとおりの記載があることは、当事者間に争いがない。
また、乙第３号証によれば、「日経エレクトロニクス」１９７７年３月２１日号の「解説 書き換え可能なＲＯＭとして定着する不揮発性半導体メモリー技術」には、要点の項に、「不揮発性半導体メモリー技術を使った書き換え可能なＲＯＭが市場に定着しつつある。主要な応用分野はマイクロコンピュータである。製品には大別して紫外線消去および電気的消去のフローティング・ゲートＭＯＳと電気的消去のＭＮＯＳがある。」（８０頁左欄本文１行ないし７行）と記載され、製品動向の項には、「以上の製品の中には、語単位の書き換えのできる素子があり、リード／ライト・メモリーとしても使える。」（８２頁中欄３行ないし５行）と記載されていることが認められる。
以上によれば、ＥＥＰＲＯＭでは、メモリの書き換えに際してはメモリを消去し、その後に書き込むこと、並びに、メモリの消去及び書込みは語単位で行うことができることが示されていると認められる。そして、上記の本件文献（「エレクトロニクス」昭和５２年３月号）も、「日経エレクトロニクス」１９７７年３月２１日号（乙第３号証）も、本件優先権主張日の２年前に発行された一般電子技術者向けの啓蒙雑誌であり、しかもその引用個所は解説記事であるから、ＥＥＰＲＯＭの書き換えに際して、その一部を消去し、書き込むことは、本願出願当時周知の技術であったと認められる。
したがって、「このようにＥＥＰＲＯＭでは書換えを行うには消去－書込みのシーケンスをとることが一般的であるから、書込みに先立って書換えたい部分の消去を行うことはＥＥＰＲＯＭを使用する際のごく普通の手順にすぎ」ないとの審決の判断に誤りはないと認められる。
<２> 原告は、被告主張の周知の技術的事項には、(a)アクセスメモリ又はエラーメモリの予備消去により、無制限に消去したゾーンを再使用する、(b)少なくともエラー回数を最終的に保存する、(c)動作の対称性を確保する、という技術的課題を示唆するものは含まれていない旨主張する。しかしながら、本願発明の第１部分及び第２部分を含むメモリ要素として、消去書き換えのできないＰＲＯＭの代わりに電気的書き換え可能なＲＯＭを採用することは容易であると認められるところ（相違点<１>参照）、電気的書き換え可能なＲＯＭを採用した以上、その書き込みに当たって当該部分（アクセスメモリ及びエラーメモリの当該部分）を消去する必要があることは当然に予想できる事項にすぎない。しかも、書込みに先立って書換えたい部分の消去を行うことは、上記(a)アクセスメモリ又はエラーメモリの予備消去により、無制限に消去したゾーンを再使用することを意味することは明らかである。また、再書き込みにより最終的に新しいデータが保存されることになるから、上記(b)少なくともエラー回数を最終的に保存することを意味することは明らかである。なお、上記(c)動作の対称性を確保することは、アクセスメモリ及びエラーメモリの使用に伴って解決される課題であって、電気的書き換え可能なＲＯＭの採用によって解決されるものではない。
よって、原告の上記主張は、採用できない。
<３> したがって、原告主張の取消事由１は理由がない。
(2) 取消事由２について
<１> 同(4)<３>(a)のうち、本件文献に審決主張のとおりの記載又は示唆があることは、当事者間に争いがない。
また、乙第３号証によれば、「日経エレクトロニクス」１９７７年３月２１日号の「フローティング・ゲートＭＯＳ」の項には、「フローティング・ゲートＭＯＳ構造に共通する弱点は、書き換え可能な回数が少ないことである。何回か消去－書き込みサイクルを繰り返していると、再び消去または書き込めなくなることがある。」（８８頁左欄１１行ないし１５行）、同じく「ＭＮＯＳ」の項には、「ＭＮＯＳＥＡＲＯＭのデータ・シートは・・・保持特性と書き換え可能な回数を明記している。・・・読み出し可能な回数は最小１０10回となっている。ビット落ちが生じていたらもう一度書き込む。」（９０頁左欄１５行ないし右欄１１行）と記載されていることが認められる。
そして、上記の本件文献（「エレクトロニクス」昭和５２年３月号）も、「日経エレクトロニクス」１９７７年３月２１日号（乙第３号証）も、本件優先権主張日の２年前に発行された一般電子技術者向けの啓蒙雑誌であり、しかもその引用個所は解説記事であるから、ＥＥＰＲＯＭでは消去書込みの繰り返しが多くなると消去又は書込みのレベルが浅くなり、書き直す度にレベルをチェックすれば、確実なＲＯＭ動作が期待できることは、本願出願当時周知であったと認められる。
また、引用例の記載事項は、前記１に説示のとおりであり、これによれば、引用例には、アクセスビット又は誤りビットをメモリ要素に記憶するための手段とアクセスビットの書き込みをチェックする手段が記載されている。
したがって、ＥＥＰＲＯＭを使用するメモリ要素においては、その第１部分及び第２部分のどちらの領域の記憶操作の実行についてもチェックを行うようにすることは、必要に応じて任意になし得ることと認められるとした審決の判断に誤りはないと認められる。
<２> 原告は、携帯可能な担体においては、メモリ容量などの限られた資源によって、どうような機能を実現するかは、重要な取捨選択課題であると主張する。しかしながら、原告主張の取捨選択問題であるということは、誤りビットの書込みまでチェックしようとすると他のメモリ領域が少なくなる等の影響を受けることは意味するとしても、ＥＥＰＲＯＭを使用するメモリ要素において、その第１部分及び第２部分のどちらの領域の記憶操作の実行についてもチェックを行うようにすることが容易に推考できないことを意味するものではないから、この点の原告の主張は採用できない。
また、原告は、本願明細書第３図（別紙図面参照）の実施例においては、１単位増分されたレジスタの内容がエラーメモリヘ確実に書き込まれたことを確認する必要がある主張するが、第３図の実施例でエラー符号の記憶操作のチェックが必要であることは、「エラー・メモリ３の内容である符号が読出されて、マイクロプロセッサ１の・・・Ｂレジスタ・・・に格納され・・・キーが正しくない場合には、エラー・メモリ３の内容はステップ１１１で消去される。Ｂレジスタはこの場合、エラー・カウンターとしての機能を営むようにされ、１単位だけ増分されて、そしてステップ１１２でエラー・メモリ３に再び書込まれる。」（甲第２号証の３第１４頁４行ないし１５頁１行）との第３図の実施例の特有の事情に基づくものであり、この点から本願発明の進歩性を基礎づけることはできない。
さらに、原告は、本願発明の構成は、(a)実際に一つのビットがエラーメモリ又はアクセスメモリのいずれかに書き込まれたか否かをチェックし、いかなる書込み動作も行われなかった場合にエラーを検出する、(b)動作の対称性を確保する、との機能を同時に実現することを目的として構成されたものである旨主張するが、前記１に説示の本願発明の要旨によれば、本願発明は、「双方とも書き込みが行われなかった場合にエラー処理を行うもの」であることを発明の要旨とするものではないことが認められるから、原告の主張のうち、この点を前提とする主張は採用できない。
<３> したがって、原告主張の取消事由２は理由がない。
(3) 取消事由３について
(a)アクセスメモリ又はエラーメモリを再使用する、(b)少なくともエラー回数を最終的に保存しながら、(c)動作の対称性を確保、さらに、エラー符号の記憶操作の実行についてのチェックまでも行うことによってより安全、確実な処理を行うことができるという効果は、本願発明の構成が奏する効果として当然に予測し得たことと認められ、格別顕著なものとは認められない。
したがって、原告主張の取消事由３は理由がない。
(4) 取消事由４について
<１> 原告は、審決の理由の要点(4)<２>(a)、<３>(a)に示された事項は、進歩性判断に関係する事項であるから、審決に先立って拒絶理由通知で原告に示されるべきであると主張する。
しかしながら、この点が周知であることは、前記(1)<１>、及び(2)<１>に説示のとおりであるから、この点について審決段階で原告に意見陳述の機会を与えなかったことをもって、手続上の違法があったと解することはできない。
<２> また、原告は、相違点<２>、<３>として把握された本願発明の構成の技術的課題について原告に意見を述べる機会を与えていない旨主張するが、この点の理由がないことは明らかである。
<３> したがって、原告主張の取消事由４は理由がない。
３ よって、原告の本訴請求は理由がないから棄却することとし、訴訟費用の負担及び上告のための附加期間の定めについて行政事件訴訟法７条、民事訴訟法８９条、１５８条２項を各適用して、主文のとおり判決する。
（裁判長裁判官 伊藤博 裁判官 濵崎浩一 裁判官 市川正巳）